T9. Circuitos lógicos secuenciales

Circuitos lógicos secuenciales



Los **circuitos lógicos secuenciales** son aquellos en los que la salida no depende únicamente de la **entrada actual**, sino que dependen también del **estado anterior** del sistema. Es decir, que tienen **memoria**. Está compuesta por: la **lógica combinacional** (que se encarga de procesar las entradas y el estado actual para determinar la próxima salida y el próximo estado), **registros/flip-flops** (son los elementos de memoria, que guardan el estado actual del sistema y se actualiza con la señal del reloj), y el **reloj** (es el ritmo que sincroniza los cambios de estado, en cada flanco, de subida o de bajada, los registros capturan los nuevos valores).

Registros

Tipos de registros.

- **Latches**:
  - Son circuitos sensibles a nivel, de modo que se transfiere la entrada al estado cuando el reloj está en alta (o en baja), **modo transparente**.

  - La entrada muestreada antes del flanco negativo (o positivo) de la señal de reloj se mantiene estable cuando el reloj está en baja (o en alta), **modo hold**.

- **Registros (flip-flops)**:
  - Son circuitos sensibles a los flancos que muestrean las entradas en las transiciones de reloj.
    - flanco positivo: 0 → 1.
    - flanco negativo: 1 → 0.

  - Se construyen mediante latches (ej. flip-flop master-slave).

Inversores en cascada

Al tener la secuencia de un número par de inversores encadenados, en un lazo cerrado. Este valor se **mantiene eternamente** (si se mete el valor '1' en V_{i1}, el INV_1 da '0' y INV_2 devuelve '1', por lo que el '1' queda almacenado y lo mismo pasa si se

mete un '0' desde el principio) pero es imposible modificarlo sin 'forzar' a que lo haga.



El acoplamiento cruzado de dos inversores da lugar a un circuito biestable (circuito con dos estados estables)

Es necesario poder cambiar el valor del estado almacenado, esto se puede hacer mediante un pulso de disparo na entrada, V_{i1} o V_{i2}. Además la anchura del pulso debe ser un poco mayor que el retardo de propagación a lo largo del lazo (dos veces el retardo de un inversor, $t_{pulso} > 2t_{inversor}$). Para poder realizar esto se pueden emplear dos estrategias:

- **On-line** (usado en SRAM), se 'inunda' con el dato que se quiera ('0' o '1') hasta que se propaga el dato, esto no implica apagar el registro.

- **Off-line** (latch basado en mux), se apaga el registro, se 'pone' el dato que se quiera para que se propague y se vuelve a encender el registro.

Latches

— Ejemplo: Latch tipo SR asíncrono.



S	R	Q	$\overline{Q}$	
0	0	Q	$\overline{Q}$	memoria
1	0	1	0	set
0	1	0	1	reset
1	1	0	0	inhabilitado



— Ejemplo: Latch SR sincronizado.

Solo responde a las entradas R y S cuando la señal de reloj (CLK) está activa. Es decir, se añade una entrada CLK que controla cuando el latch puede cambiar de estado. En la lógica combinacional que decide el valor de S y R solo se aplica cuando el reloj está en '1' (nivel alto), **modo transparente**.





<u>— Ejemplo:</u> Latch JK sincronizado.

Existe un problema con el latch SR, ya que hay un patrón de entradas no permitido (cuando, tanto S como R están a '1'). Sin embargo hay una solución para este problema: los lazos de realimentación, que se aplican con el latch JK.



J	K	Q	$\overline{Q}$
0	0	Q	$\overline{Q}$
1	0	1	0
0	1	0	1
1	1	$\overline{Q}$	Q



— **Ejemplo:** Latches basados en multiplexores.

Se cambia de estado rompiendo el lazo de realimentación



Latch negativo



Latch positivo

El latch negativo es aquel que es transparente cuando el reloj está en baja, mientras que el latch positivo es transparente cuando el reloj está en alta.







Es un registro sensible a nivel alto: cuando D está en baja, el multiplexor superior está encendido (hace realimentación) y el inferior está apagado; cuando D está en alta, el multiplexor superior está apagado y el inferior está encendido. Si el registro fuese sensible a nivel bajo, entonces la realimentación estaría unida al multiplexor inferior.

Master-Slave

Existe unos inconvenientes de carrera en los latches:



Si el reloj solo está activo durante un tiempo pequeño (por ejemplo, en un pulso), y la entrada B cambia dos veces mientras que el CLK está activo, entonces el latch puede capturar cualquiera de los dos valores de B. Esto depende del retardo de propagación del circuito, la exacta posición temporal del cambio de B respecto de CLK y el retardo interno de latch. Como no hay ninguna garantía de que se guarde el valor correcto de B, esto es una **condición de carrera**.

Para solucionar esto, se hace uso de los **flip-flops disparado por flanco (Master-Slave)**.



Es un circuito compuesto por dos latches conectados en serie:

- **Master**, es un latch activo cuando el reloj está en nivel bajo.
- **Slave**, es un latch activo cuando el reloj está en nivel alto.

De este modo, solo uno de los dos latches está activo (transparente) en cada momento. Su funcionamiento es el siguiente:

1. CLK = 0, por lo que el Master está activo y captura el valor de entrada D mientras que el Slave está cerrado.
2. CLK cambia de 0 a 1, por lo que el Master queda bloqueado (y también el valor de D), y el Slave pasa a estar activo.
3. El Slave copia el valor guardado en el Master y lo envía a Q.

Esto hace que solo se copie el valor de D en el flanco de subida de CLK (de 0 a 1), lo que evita las carreras, ya que:

- Durante todo el tiempo que CLK está en nivel alto o bajo, solo uno de los dos latches está activo, por lo que:
    - Las variaciones de la entrada D mientras el CLK está en alto no afectan a lo que se almacena.
    - El sistema solo es sensible a D, junto con el flanco del reloj.





Propiedades de temporización del master-slave.



Asumiendo que los retardos de propagación son t_{pd-inv} (inversores) y t_{pd-tx} (puertas de transmisión) y que el retardo del inversor para derivar $\overline{clk}$ a partir de que clk es 0.

- **Tiempo de set-up** (t_{su}) es el tiempo anterior al flanco positivo (o negativo) para el que los datos de entrada D deben ser válidos, $3 \cdot t_{pd-inv} + t_{pd-tx}$.



- **Retardo de propagación** (t_{prop}) es el tiempo que tarda Q_M en propagarse a Q, $t_{pd-inv} + t_{pd-tx}$.



- **Tiempo de mantenimiento** (t_{hold}) es el tiempo que la entrada D debe mantenerse estable después del flanco positivo (o negativo) del reloj, $cero$.

Registro dinámico



$$t_{su} = t_{pd-tx} \quad \Rightarrow \quad t_{hold} = 0 \quad \Rightarrow \quad t_{c-q} = 2\,t_{pd-inv} + t_{pd-tx}$$

El **Clock Skew (sesgo de reloj)** es el fenómeno observado en circuitos síncronos cuando las señales de reloj no llegan al mismo tiempo a los diferentes componentes del sistema.



Y esto puede producir problemas de funcionamiento a nivel de registro:



Registros insensibles al clock-skew





Solapamiento 0-0



Solapamiento 1-1